Rozdiel medzi dizajnom front-end a zadným dizajnom čipu

Základná definícia front-end dizajnu a zadného dizajnu

Dizajn front-end: Zameriava sa na implementáciu logických funkcií v obvode. V podstate ide o navrhnutie obvodu „na papieri“ vrátane toho, čo bude čip „urobiť“ a „ako sa vypočíta“.

Dizajn back-end: Zameriava sa na fyzickú implementáciu, to znamená, ako „pristáť“ obvod definovaný front-end a „urobte“ na kremíkovej doštičke.

Pochopenie analógie: Proces výstavby domu

Dizajn front-end je ako návrhár budovy Blueprint, ktorý je zodpovedný za definovanie štruktúry, funkčného usporiadania, obvodov, inštalatérskych trás atď.

Dizajn back-end je skôr ako civilný a stavebný inžinier, ktorý je zodpovedný za premenu plánov na fyzické budovy a zabezpečenie toho, aby bol dom bezpečný, vyhovujúci a použiteľný.

Dizajn front-end: od „Abstraktnej funkcie“ po „model obvodu“

Úlohou front-end dizajnu je premeniť abstraktné funkčné požiadavky na jasné a dosiahnuteľné logické obvody.

Základný obsah zahŕňa:

Formulácia špecifikácie: Pochopte potreby zákazníkov a špecifikácie formulára čipu.

Návrh architektúry a delenie modulov: Priraďte bloky funkcií, formulujte tok dát a logiku riadenia.

Kódovanie HDL: Verilog\/VHDL sa používa na opis logickej funkcie a formulára RTL kódu.

Funkčná simulácia: Potvrďte, že návrh spĺňa špecifikácie overovania na úrovni správania.

Logická syntéza: Konvertujte RTL na netlóty na úrovni brány a generujte obvodové netlisty na základe štandardných bunkových knižníc.

Formálna analýza overovania a načasovania: Zaistite, aby v procese syntézy nedošlo k žiadnej funkčnej odchýlke a overte logickú konvergenciu správnosti a načasovania.

Cieľ: Vytvoriť spoľahlivé, syntetizovateľné a overiteľné logické netlist.

0040-02544 horná časť tela, kov DPS

Dizajn back-end: od „modelu obvodu“ po „solídnu implementáciu“

Úlohou dizajnu back-end je implementovať fyzické usporiadanie fyzického obvodu na základe netlistu na úrovni brány poskytovaného front-end.

Základný obsah zahŕňa:

Návrh DFT: Vložte testovacie štruktúry (napr. Scan Drains) na zlepšenie testovateľnosti.

Plánovanie rozloženia: Usporiadajte umiestnenie modulu a štrukturálne usporiadanie čipu.

Integrácia Clock Tree Integration (CTS): Optimalizuje distribúciu signálu hodín, aby sa zabezpečila synchronizácia.

Miesto a trasa (P&R): Logické brány a vodiče sa umiestnia na čip, aby sa vytvorili rozloženie.

Simulácia parazitickej extrakcie a načasovania: Zvážte vplyv fyzikálnych faktorov na signál, ako je oneskorenie, kapacita a presluch.

Fyzické overovanie (LVS, DRC): Overte konzistentnosť rozloženia obvodu pomocou logiky návrhu a skontrolujte, či sú splnené pravidlá procesu.

Cieľ: Vygenerujte fyzicky výrobný, funkčne správny súbor GDSII.

Front-end a back-end pripojenia

Aj keď front-end a back-end patria do dvoch fáz, sú úzko spojené a majú viac križovatiek:

Aj keď front-end a back-end patria do dvoch fáz, sú úzko spojené a majú viac križovatiek:

Projekt	Opis
Dátové rozhranie	Netist front-end je východiskovým bodom pre zadný dizajn
Dizajnérske obmedzenia	Časové obmedzenia definované počas syntézy front-end priamo ovplyvňujú umiestnenie a smerovanie back-end
Overovať synergiu	Posimulácia sa vykonáva pomocou funkčného modelu front-end a parazitických informácií extrahovaných z zadného konca
Iteračná spätná väzba	Ak backend zistí porušenia načasovania alebo problémy s integritou energie, musíte sa pripomiť, aby ste upravili politiku architektúry alebo načasovania.

Zhrnutie: Rozlišovanie a indukcia spojenia

Projekt	Dizajn predného konca	Dizajn back-end
Námietka	Funkcia	Fyzická implementácia
Vstup	Špecifikácia	Netlieska na úrovni brán
Výstup	Netlista	GDSII
Technické obavy	Návrh RTL, simulácia, analýza načasovania	Miesto a trasa, integrita energie, fyzické overenie
Náradie	Verilog\/VHDL, emulátory, syntéza nástroje	Nástroje P&R, hodinové stromy, overovače LVS\/DRC
Naopak	Logické štruktúry, obmedzenia	Implementácia entity, optimalizácia spätnej väzby